Bienvenue aux Mines Paristech
Bienvenue à MINES ParisTech
Newsletter International
Website
Théorie & Pratique
Vous êtes

webTV

Lecture

Modéliser pour préparer l'expérience

Lecture

Créer de la musique à partir de gestes dans l'espace

Lecture

Electromagnetic forming process for metallic pieces

Lecture

David Ryckelynck | Entretiens de Toulouse 2015

Lecture

L'intégration du stockage dans un réseau électrique durable

+ Toutes les vidéos

Partager

Kokou ADOKANOU - Soutenance de thèse MINES ParisTech

Kokou ADOKANOU

Etude micro et nanostructurale des défaillances d'architectures microélectroniques en environnement humide

Titre anglais : Micro and nano-structural study of failures of microelectronic architectures in severe environment
Date de soutenance : 10/03/17
Directeurs de thèse : Karim INAL, Pierre MONTMITONNET

Mots clés en français : Couche mince,Microtechnologie,Matériaux,Mécanique,
Mots clés en anglais : Thin film,Microtechnology,Materials,Mechanic,

Résumé de la thèse en français
Ce travail de thèse vise à utiliser l'ingénierie des contraintes mécaniques pour améliorer la fiabilité des composants microélectroniques en environnement de chaleur humide afin de développer des technologies non-hermétiques robustes. L'application se fait sur des composants micro-ondes à base d'arséniure de gallium (GaAs) avec des fonctions d'amplification faible bruit (LLA et LNA). Les travaux ont commencé par l'analyse des modes d'endommagement-matériau des MMIC (Monolithic Microwave Integrated Circuit) en milieu sévère et par l'évaluation des contraintes thermomécaniques induites dans les couches minces empilées par l'environnement de test. Ce projet propose deux formes de méthodes pour mettre en évidence l'effet d'une contrainte sur la fiabilité des MMIC dans une configuration de qualification spatiale : une première méthode dite « indirecte » par mise en flexion (250MPa en absolue) et une seconde méthode « directe » par traitement de la couche de passivation en nitrure de silicium (SiNx) via l'implantation d'ions azote (~ -1,2GPa). Un système de mise en contrainte mécanique et un circuit imprimé spécialement conçus pour ces travaux, soumettent par flambement du circuit imprimé le MMIC à des contraintes mécaniques uni-axiales de traction ou de compression. Des bancs de caractérisation par connecteurs ou sous pointes sont utilisés pour mesurer les paramètres statiques des transistors et calibrer les variations de contraintes internes des couches du MMIC flambé grâce aux effets piezorésistifs des semi-conducteurs. Des simulations numériques par Abaqus ® ont permis d'évaluer les contraintes thermomécaniques subies par les MMIC pendant leur préparation au test de vieillissement et ainsi qu'après enrobage de résine « Dam&Fill ». Pour chacune des deux méthodes proposées, directe et indirecte, une campagne de test a été menée dans les conditions de vieillissement les plus sévères (85°C / 85%HR / polarisation inverse de grille). Les résultats obtenus pour le cas indirect par mise en flexion sur 1850h (A) / 2450h (B) ont montré une nette amélioration du temps moyen avant défaillance des composants que ce soit sous contraintes de traction ou de compression. En effet pour les technologies étudiées la présence de contrainte a retardé de façon considérable l'endommagement plus de 80% des MMIC. L'analyse de la défaillance des composants défectueux a été complétée par des simulations éléments finis purement mécaniques sous Abaqus ®. Elle a montré des fissures et des cloques au voisinage des doigts de grille du transistor et des capacités, que nous avons tenté de relier aux pertes de performances statiques et dynamiques. Les résultats avec la méthode directe sur 1000h (A et B) par implantation ionique ont aussi montré une amélioration de la fiabilité pour 100% des composants vieillis. La comparaison de ces résultats avec le cas indirect permet d'identifier la nature et les niveaux de contraintes optimales qu'il faut pour garantir une meilleure fiabilité des MMIC en environnement sévère avec leurs limitations. Une étude du comportement physico-chimique de l'endommagement de l'extrême surface des puces a aussi été effectuée afin de relier les différentes échelles de dégradations entre elles : de la perte de performance jusqu'à la rupture des liaisons chimiques en passant par la microstructure des couches.

Résumé de la thèse en anglais
This thesis aims at using mechanical stress engineering to improve the reliability of microelectronic components under Temperature-Humidity-Bias testing in order to develop robust packaging technologies for space. The application is done on microware devices based on gallium arsenic (GaAs) with low noise amplifier function (LLA and LNA). We started work by analyzing failure mechanisms of MMIC devices (Monolithic Microwave Integrated Circuit) in severe environment and with the evaluation of thermomechanical induced stresses in stack layers by test temperature. We propose two methods to study the impact of mechanical applied stress on the reliability of microware devices in space qualification: the first method called “indirect” is a bending by buckling way which applies uniaxial stress (250MPa in absolute value) and the second method called “direct” with biaxial stress by treating silicon nitride passivation (SiNx) layer with nitrogen ion implantation (~ -1,2GPa). A system which applies mechanical stress and a printed circuit especially designed for this thesis. Characterization benches with connectors of probes are used to make electrical measurements of transistors and to calibrate the changes of internal stress by piezoresistive effects in semi semiconductors. Numerical simulations have been performed in Abaqus ® to evaluate thermomechanical stresses induced in layers through devices preparation and after plastic encapsulation (Dam&Fill). For each proposed method, aging test was carried out in the most severe conditions (85°C / 85%RH / inverse polarization of the gate). The results of indirect case by buckling on 1850h (A) / 2450h (B) of testing showed a significant improvement of their reliability either in tensile or compressive applied stress. Indeed, for the studied devices the presence of stress delayed considerably damage of more than 80% of aged devices. The failure analysis of failed devices was completed by finite element method simulations in Abaqus ®. We observed and blisters near the gate fingers and capacitors which are linked to the loss of static and dynamic performances. The results in the direct case by surface treatment on 1000h (A and B) of testing also showed the improvement of the reliability for all aged components. The comparison of these results with the indirect case helps to identify the nature and level of optimal applied stress to ensure a better reliability of GaAs devices under THB testing. A study of the physico-chemical behavior of the failures at the surface was also performed in order to make a link between different scales of failure: from the loss of performance until the breaking of chemical bonds through changes of internal stress of the layers.

Retour à l'annuaire des docteurs

actualité

Recherche : l'École dans le Top 500 mondial

Formation Recherche : l'École dans le Top 500 mondial Publié chaque année au mois d'août, depuis 2003, le…
> En savoir +

Le Rapport d'activité 2016 est en ligne

Formation Le Rapport d'activité 2016 est en ligne C'est par un éditorial à deux voix que s'ouvre le…
> En savoir +

Des conditions d'études optimales

Formation Des conditions d'études optimales Un faible "ratio étudiants / personnels encadrants" peut…
> En savoir +

Les matériaux à l'honneur

Formation Les matériaux à l'honneur Le Prix Bodycote de la SF2M récompense deux jeunes docteurs de l'École. La SF2M…
> En savoir +

Deux prix CSMA en

Formation Deux prix CSMA en "calcul des structures" Lors du 13 e colloque national en calcul des structures , à…
> En savoir +

+ Toutes les actualités

contact

Régine MOLINS
Direction de l'Enseignement
Service du Doctorat
> envoyer un mail

Plan du site
MINES
ParisTech

60, Boulevard Saint-Michel
75272 PARIS Cedex 06
Tél. : +33 1 40 51 90 00

Implantations
Formation
Mentions légales | efil.fr | ©2012 MINES ParisTech | +33 1 40 51 90 00 |