Bienvenue aux Mines Paristech
Bienvenue à MINES ParisTech
Newsletter International
Website
Théorie & Pratique
Vous êtes

webTV

Lecture

Aftermovie du H4ck@mines 2019 MINES ParisTech

Lecture

MIG 2019 - Systèmes embarqués

Lecture

Teaser Journées Portes Ouvertes

Lecture

Season's Greetings - Meilleurs voeux 2019

Lecture

Plan stratégique de l'Ecole

+ Toutes les vidéos

Partager

Florian GOUIN - Soutenance de thèse MINES ParisTech

Florian GOUIN

Méthodologie de placement d'algorithmes de traitement d'images sur architecture massivement parallèle

Titre anglais : Mapping methodology for image processing applications on massively parallel architectures
Date de soutenance : 05/07/19
Directeur de thèse : Francois IRIGOIN

Mots clés en français : GPGPU,Calcul parallèle,HPC,Programmation parallèle,Traitement d'images,
Mots clés en anglais : GPGPU,Parallel processing,HPC,Parallel programming,Image processing,

Résumé de la thèse en français
Dans le secteur industriel, la course à l'amélioration des définitions des capteurs vidéos se répercute directement dans le domaine du traitement d'images par une augmentation des quantités de données à traiter. Dans le cadre de l'embarqué, les mêmes algorithmes ont fréquemment pour contrainte supplémentaire de devoir supporter le temps réel. L'enjeu est alors de trouver une solution présentant une consommation énergétique modérée, une puissance calculatoire soutenue et une bande passante élevée pour l'acheminement des données. Le Graphics Processing Unit (GPU) est une architecture adaptée pour ce genre de tâches notamment grâce à sa conception basée sur le parallélisme massif. Cependant, le fait qu'un accélérateur tel que le GPU prenne place dans une architecture globale hétérogène, ou encore ait de multiples niveaux hiérarchiques, complexifient sa mise en œuvre. Ainsi, les transformations de code visant à placer un algorithme sur GPU tout en optimisant l'exploitation des capacités de ce dernier, ne sont pas des opérations triviales. Dans le cadre de cette thèse, nous avons développé une méthodologie permettant de porter des algorithmes sur GPU. Cette méthodologie est guidée par un ensemble de critères de transformations de programme. Certains d'entre-eux sont définis afin d'assurer la légalité du portage, tandis que d'autres sont utilisés pour améliorer les temps d'exécution sur cette architecture. En complément, nous avons étudié les performances des différentes mémoires ainsi que la gestion du parallélisme gros grain sur les architectures GPU Nvidia. Ces travaux sont une étape préalable à l'ajout de nouveaux critères dans notre méthodologie, visant à maximiser l'exploitation des capacités de ces GPUs. Les résultats expérimentaux obtenus montrent non seulement la fiabilité du placement mais aussi une accélération des temps d'exécution sur plusieurs applications industrielles de traitement d'images écrites en langage C ou C++.

Résumé de la thèse en anglais
In industries, the curse of image sensors for higher definitions increases the amount of data to be processed in the image processing domain. The concerned algorithms, applied to embedded solutions, also have to frequently accept real-time constraints. So, the main issues are to moderate power consumption, to attain high performance computings and high memory bandwidth for data delivery. The massively parallel conception of Graphics Processing Unit (GPU)s is especially well adapted for this kind of tasks. However, this achitecture is complex to handle. Some reasons are its multiple memory and computation hierachical levels or the usage of this accelerator inside a global heterogeneous architecture. Therefore, mapping algorithms on GPUs, while exploiting high performance capacities of this architecture, aren't trivial operations. In this thesis, we have developped a mapping methodology for sequential algorithms and designed it for GPUs. This methodology is made up of code analysis phases, mapping criteria verifications, code transformations and a final code generation phase. Part of the defined mapping criteria has been designed to assure the mapping legality, by considering GPU hardware specifities, whereas the other part are used to improve runtimes. In addition, we have studied GPU memories performances and the capacity of GPU to efficiently support coarse grain parallellism. This complementary work is a foundation for further improvments of GPU resources exploitation inside this mapping methodology. Last, the experimental results have revealed the functional reliability of the codes mapped on GPU and a speedup on the runtime of many C and C++ image processing applications used in industry.

Retour à l'annuaire des docteurs

actualité

Comment renforcer l'autonomie des salariés ?

Formation Comment renforcer l'autonomie des salariés ? Des entreprises toujours plus nombreuses souhaitent…
> En savoir +

MINES ParisTech sur le podium

Formation MINES ParisTech sur le podium Le Figaro Étudiant réalise un nouveau classement des…
> En savoir +

Doublé de thèses

Formation Doublé de thèses Un rare doublé de thèses au Centre de recherche en informatique (CRI) de MINES…
> En savoir +

Femmes dans la transition énergétique

Formation Femmes dans la transition énergétique « J'appelle toutes les #WomenInEnergy à prendre…
> En savoir +

La rénovation thermique réduit-elle vraiment votre facture d'énergie ?

Formation La rénovation thermique réduit-elle vraiment votre… La rénovation énergétique est l’un des piliers de…
> En savoir +

+ Toutes les actualités

contact

Régine MOLINS
Direction de l'Enseignement
Service du Doctorat
> envoyer un mail

Plan du site
MINES
ParisTech

60, Boulevard Saint-Michel
75272 PARIS Cedex 06
Tél. : +33 1 40 51 90 00

Implantations
Mentions légales | efil.fr | ©2012 MINES ParisTech | +33 1 40 51 90 00 |