Bienvenue aux Mines Paristech
Bienvenue à MINES ParisTech
Newsletter International
Website
Théorie & Pratique
Vous êtes

webTV

Lecture

Séminaire PSL - Écosystèmes de médias I Session 4 Partie 4

Lecture

Séminaire PSL - Écosystèmes de médias I Session 4 Partie 2

Lecture

Séminaire PSL - Écosystèmes de médias I Session 4 Partie 3

Lecture

Séminaire PSL - Écosystèmes de médias I Session 4 Partie 1

Lecture

Lancement de la Chaire DEEP unissant HUTCHINSON, l'ESPCI et MINES ParisTech

+ Toutes les vidéos

Partager

Modélisation et optimisation des accès mémoire concurrents dans les architectures parallèles à mémoire hiérarchique

Modélisation et optimisation des accès mémoire concurrents dans les architectures parallèles à mémoire hiérarchique

Modelisation and optimisation of concurrent memory accesses in hierarchical memory-based parallel architectures

Proposition de thèse

Spécialité

Informatique temps réel, robotique et automatique - Fontainebleau

Ecole doctorale

SMI - Sciences des Métiers de l'Ingénieur

Directeur de thèse

TADONKI Claude

Unité de recherche

Mathématiques et Systèmes

ContactClaude TADONKI - Tel:0164694836
Date de validité

01/10/2018

Site Web
Mots-clés

Parallélisme , mémoire distribuée , mémoire partagée , mémoire hiérarchique , multicoeur.

parallelism, distributed memory, shared memory, hierarchical memory, multi-core

Résumé

L'importante évolution des architectures durant les deux dernières décennies s'est accompagnée d'une complexification notable des systèmes de mémoire. D'une part, concernant les architectures multicoeurs, on dispose de plusieurs niveaux de mémoire directement ou indirectement partagés par les différents coeurs, et éventuellement des mémoires privées individuelles au plus proche des unités de traitements. D'autre part, dans le cas des architectures hétérogènes à base d'accélérateurs, on a des mémoires séparées pour lesquelles les échanges nécessitent des mécanismes explicites de transfert de données. Les architectures hétérogènes unifiant les deux types d'architectures, voire plus, on comprend alors la difficulté notoire de cerner l'impact des accès mémoire sur la performance globale des systèmes modernes. Comprendre ce mécanisme et le modéliser de manière assez précise permettraient d'affiner les prédictions de temps de calculs et aussi de dégager une méthodologie d'optimisation des programmes parallèles, principalement sur les machines multicoeurs. Il faut préciser qu'avec le temps, le coût des accès mémoire tend à devenir dominant; et dans bon nombre de cas, on y trouve la cause principale de l'inefficacité globale des programmes usuels. Cette étude débutera par un inventaire des différents systèmes de mémoire hiérarchique et leur principe de fonctionnement, suivi d'un important travail de profilage sur diverses architectures avec des scénarios judicieusement choisis. De cette étape, le candidat récoltera des informations et des données qui lui permettront de clarifier les mécanismes sous-jacents aux transferts de données en mode concurrent, et ensuite de mener une réflexion sur une méthodologie générique d'optimisation des programmes par rapport à la mémoire.

Please see the description in French.

Contexte

Parallélisme

Encadrement

Comité de suivi

Profil candidat

Master 2 recherche en informatique ou diplôme d'ingénieur avec bon niveau en programmation (C et multithreading), bonne connaissance des approches statistiques de modélisation et d'analyse des données et connaissance de base en parallélisme à mémoire partagée

Please see the description in French.

Objectif

Innovation

Références

-

Type financement

Concours pour un contrat doctoral

Retour à la liste des propositions

actualité

Vladislav Yastrebov, Médaille de bronze CNRS 2018

Formation Vladislav Yastrebov, Médaille de bronze CNRS 2018 " La médaille de bronze récompense un premier travail…
> En savoir +

Plenesys, spin-off de l'École, Grand prix i-Lab 2018

Formation Plenesys, spin-off de l'École, Grand prix i-Lab… Belle reconnaissance pour la recherche conduite au sein du…
> En savoir +

Marguerite Champion galope vers la victoire

Formation Marguerite Champion galope vers la victoire Marguerite Champion, discrète élève ingénieure de 1 re année,…
> En savoir +

Le Rapport d'activité 2017 est en ligne

Formation Le Rapport d'activité 2017 est en ligne « L'ambition de MINES ParisTech : former des…
> En savoir +

Pluie de récompenses pour le CGS

Formation Pluie de récompenses pour le CGS La FNEGE, qui célèbre cette année ses 50 ans, organise la…
> En savoir +

+ Toutes les actualités

agenda

Du 10 septembre au 27 novembre 2018 Mooc Conversion thermodynamique de la…

Le 11 septembre 2018 10 e anniversaire de la Chaire "Modélisation…

Du 18 septembre au 14 décembre 2018 Musique aux Mines 2018

Du 22 octobre au 3 décembre 2018 Mooc Conversion thermodynamique de la…

+ Tous les événements

contact

Régine MOLINS
Direction de l'Enseignement
Service du Doctorat
> envoyer un mail

Plan du site
MINES
ParisTech

60, Boulevard Saint-Michel
75272 PARIS Cedex 06
Tél. : +33 1 40 51 90 00

Implantations
Formation
Mentions légales | efil.fr | ©2012 MINES ParisTech | +33 1 40 51 90 00 |